توضیحات

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله Design of an ultra low –power CMOS Comparator در word دارای 6 صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله Design of an ultra low –power CMOS Comparator در word  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله Design of an ultra low –power CMOS Comparator در word،به هیچ وجه بهم ریختگی وجود ندارد


بخشی از متن مقاله Design of an ultra low –power CMOS Comparator در word :



تعداد صفحات:6
چکیده:

In this paper, an ultra low –power CMOS Comparator circuit in the sub-threshold region is designed and simulated to minimize the power consumption . In this study, three comparator structures: HYBRID,SDPL and St-CMOS are introduced and the effect of power supply and temperature variations on the power consumption, delay, power-delay product and energy-delay product is analyzed and the simulation results are presented. Considering the simulation results, it is observed that SDPL technology obtains the least power consumption and and least delay and power delay product in comparison with other structures

برای دریافت اینجا کلیک کنید

سوالات و نظرات شما

برچسب ها

سایت پروژه word, دانلود پروژه word, سایت پروژه, پروژه دات کام,
Copyright © 2014 icbc.ir