مقاله بررسی تکنیکهای نگاشت در شبکه بر روی تراشه NoC

توضیحات

  مقاله بررسی تکنیکهای نگاشت در شبکه بر روی تراشه NoC دارای 10 صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله بررسی تکنیکهای نگاشت در شبکه بر روی تراشه NoC  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله بررسی تکنیکهای نگاشت در شبکه بر روی تراشه NoC،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله بررسی تکنیکهای نگاشت در شبکه بر روی تراشه NoC :

تعداد صفحات:10
چکیده:
شبکه بر روی تراشه معماری نسبتا جدیدی است که به علت ناکارآمدی معماری گذرگاه مشترک در سیستم بر روی تراشه اخیرا بسیار مورد توجه محققین قرار گرفته است. بهینگی در مصرف انرژی یکی از نگرانی های طراحی شبکه بر روی تراشه است. میزان تاخیر الگوریتم های مسیریابی در مصرف انرژی شبکه نقش به سزایی دارند. زمان بندی و نگاشت از مراحل مهم در جریان طراحی شبکه بر روی تراشه هستند که در آنها هدف معمولا بهینه کردن طراحی وحداقل کردن توان مصرفی و زمان اجرا مربوط به یک کاربرد است. در این مقاله ضمن بررسی دقیق تعدادی از کارهای انجام شده در این زمینه، به بررسی و ارزیابی روش های پایه ای و سنتی در زمینه زمانبندی و نگاشت نیز می پردازیم.

برای دریافت اینجا کلیک کنید